Weil alle drei Speicherbereiche bei einer 8K-Grenze (13 Bits) beginnen, reicht eine Betrachtung der obersten drei (=16-13) Adressbits aus, um das CS-Signal zu erzeugen
000x xxxx xxxx xxxx (0x0000 - 0x1FFF) -> CS EEPROM
001x xxxx xxxx xxxx (0x2000 - 0x3FFF) -> CS RAM
100x xxxx xxxx xxxx (0x8000 - 0x9FFF) -> CS ROM
101x xxxx xxxx xxxx (0xA000 - 0xBFFF) -> CS ROM
110x xxxx xxxx xxxx (0xC000 - 0xDFFF) -> CS ROM
111x xxxx xxxx xxxx (0xE000 - 0xFFFF) -> CS ROM
Die Kombination aus den oberen drei Adressbits steuert also die drei CS-Signale.
Ausserdem werden die Adressbits benötigt, um die Speicher intern (alle relativ ab 0) zu adressieren:
Das EEPROM hat eine Grösse von 4K (0x0000-0x0FFF), benötigt die 12 untersten Adressleitungen .... xxxx xxxx xxxx
Das RAM hat eine Grösse von 8K (0x0000-0x1FFF), benötigt die 13 untersten Adressleitungen ...x xxxx xxxx xxxx
Das ROM hat eine Grösse von 16K (0x0000-0x3FFF), benötigt die 14 untersten Adressleitungen ..xx xxxx xxxx xxxx
Vielleicht hilft Dir das weiter, die entsprechende Nomenklatur für das Hardware-Layout kenne ich leider nicht.